



PATENT ABSTRACTS OF JAPAN

(11)Publication number : 2002-158544

(43)Date of publication of application : 31.05.2002

(51)Int.Cl. H03F 1/32

H03F 3/217

(21)Application number : 2000-351374 (71)Applicant : SONY CORP

(22)Date of filing : 17.11.2000 (72)Inventor : NAKAGAMI TARO

SHIMA TAKASHI

(54) DIGITAL POWER AMPLIFIER

(57)Abstract:

PROBLEM TO BE SOLVED: To decrease signal distortion components generated in the output signal of a digital power amplifier.

SOLUTION: By connecting load means 5, 6 and 7, among a PWM means 2 for converting a digital signal S6 to two one-side PWM signals S7 and S8, as relation of complement of '2', the output side of a first power switching means 3 for applying switching control by one of these one-side PWM signals and the output side of a second power switching means 4 for applying switching control by the other one-side PWM signal, the signal distortion component of a power signal outputted to this load means is decreased sufficiently.

LEGAL STATUS [Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

* NOTICES *

JP0 and NCIP1 are not responsible for any damages caused by the use of this translation.

1.This document has been translated by computer. So the translation may not reflect the original precisely.

2.*** shows the word which can not be translated.

3.In the drawings, any words are not translated.

CLAIMS

[Claim(s)]

[Claim 1] An PWM means to be the digital power amplification which was made to carry out switching control of the power amplification stage, and to change an input signal into two single-sided PWM signals which have the relation of a two's complement, The 1st power-switching means by which switching control is carried out with one PWM signal of said two single-sided PWM signals, It has the 2nd power-switching means by which switching control is carried out with the PWM signal of another side of said two single-sided PWM signals. Between the output side of said 1st power-switching means, and the output side of said 2nd power-switching means Digital power amplification characterized by supplying an output signal to the connected load means.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Field of the Invention] This invention relates to the digital power amplification which applied when the switching control of the power amplification stage was made to be carried out, and consisted of suitable class D amplifiers.

[0002]

[Description of the Prior Art] The signal amplifier generally conventionally called a class D amplifier (class D amplification) is especially known as one gestalt of the signal amplifier of an audio frequency (audio frequency) band signal. As a typical example of this class D amplifier, as shown in drawing 2 A Pulse-Density-Modulation amplifier () [pulse width] Change of the signal level of the digital signal S1 of an audible frequency range inputted into the signal input edge 1 by modulation amplifier2 is changed into the PWM (pulse width modulation) signal S2 expressed with change of the pulse width direction. This signal S2 and this signal S2, and the wave-like PWM signal S3 which has a negative relation are generated by this Pulse-Density-Modulation amplifier 2.

[0003] And the drain side of this power-metal-oxide-semiconductor-field-effect-transistor component 4 that connected between the source of N channel power-metal-oxide-semiconductor-field-effect-transistor component 4 and the drains of N channel power-metal-oxide-semiconductor-field-effect-transistor

component 5, and was connected to the serial is connected to a power source Vcc. Ground the source side of this power-metal-oxide-semiconductor-field-effect-transistor component 5, and the power switching circuit section 3 is constituted. Supply and switch this PWM signal S2 to the gate of this power-metal-oxide-semiconductor-field-effect-transistor component 4, and this PWM signal S3 is supplied and switched to the gate of this power-metal-oxide-semiconductor-field-effect-transistor component 5. From this node between the source of the power-metal-oxide-semiconductor-field-effect-transistor component 4, and the drain of the power-metal-oxide-semiconductor-field-effect-transistor component 5 Power switching signal S4 of an PWM wave switched and generated according to change of the pulse width direction of this PWM signal S2 and the PWM signal S3 is outputted from the power switching circuit section 3.

[0004] And the audible frequency range analog power signal S5 corresponding to a digital signal S1 recovers this power switching signal S4 from this power switching signal S4 through the low-pass mold frequency filter section 6 which consisted of a choke coil 7 and a capacitor 8 further, this analog power signal S5 to which it restored is supplied to a loudspeaker 9, and this audible frequency

range analog power signal S5 is reproduced.

[0005] Moreover, there is a both-sides PWM modulated wave form shown in the single-sided PWM modulated wave form shown in drawing 2 B and drawing 2 C as a thing typical as this PWM modulated wave form of this power switching signal S4.

[0006] The wave which the wave shown in drawing 2 B by 1B expressed the single-sided PWM wave of PWM signal S4 when this digital power amplification is operated by the muting condition, and was shown by 2B The wave shown in 3B by showing the change of an one side PWM wave of PWM signal S4 when changing in the direction which the signal level of a digital signal S1 increases from 0 to a plus direction The change of an one side PWM wave of PWM signal S4 when changing in the direction in which the signal level of this signal S1 decreases in the minus direction from 0 is shown.

[0007] The wave which the wave shown in drawing 2 C by 1C expressed the both-sides PWM wave of PWM signal S4 when this digital power amplification is operated by the muting condition, and was shown by 2C The wave shown by 3C by showing the change of a both-sides PWM wave of PWM signal S4 when changing in the direction which the signal level of this signal S1 increases from 0 to a plus direction The change of a both-sides PWM wave of PWM signal S4

when changing in the direction in which the signal level of this signal S1 decreases in the minus direction from 0 is shown.

[0008] In addition, in drawing 2 B and 2C, arrow-head -> shows the direction of these change, Notation t shows each wave-like repeat period of PWM signal S4, and this repeat period t is always fixed [Notation].

[0009]

[Problem(s) to be Solved by the Invention] However, the wave of PWM signal S4 shown in this drawing 2 B In order to change asymmetrically with change of the signal level of a digital signal S1, that the time amount center-of-gravity location (wave center position of the section which has started) of the signal wave form of PWM signal S4 changes with change of such a signal wave form by the cause The technical problem that there were many distortion components contained in the audible frequency range analog power signal S5 recovered from power switching signal S4 of a low-pass mold frequency filter section 6 odor lever occurred.

[0010] Moreover, since the wave of PWM signal S4 shown in this drawing 2 C changes to both sides with change of the signal level of a digital signal S1, the problem from which the time amount center-of-gravity location of this signal wave form changes is solved. since [however,] the wave-like variability region

shown in drawing 2 C will become half as compared with it of drawing 2 B so that clearly if the wave shown in drawing 2 B is compared with the wave shown in drawing 2 C -- pulse width -- in resolution's becoming half, the technical problem that this distortion component could not be pressed down theoretically or thoroughly occurred.

[0011] Furthermore, when this PWM signal S4 is generated as a single-sided PWM wave shown in drawing 2 B, it is set again to each at the time of generating as a both-sides PWM wave shown in drawing 2 C. When the switching element of the power switching circuit section 3 is especially constituted from a power-metal-oxide-semiconductor-field-effect-transistor component, That a difference is in the build up time by the side of the positive edge of a switching waveform (rise time) and the fall time by the side of a negative edge (fall time) on the switching characteristic of this power-metal-oxide-semiconductor-field-effect-transistor component by the cause The technical problem that signal distortion was produced was in this audible frequency range analog power signal S5.

[0012] This invention is made in view of this conventional technical problem, and aims at solving the above-mentioned technical problem using two single-sided PWM signals which have the relation of a two's complement (2's complement) in

the digital signal of an audible frequency range at each other.

[0013]

[Means for Solving the Problem] In order to solve a technical problem which was mentioned above and to attain the above-mentioned object. The digital power amplification of this invention according to claim 1 An PWM means to be the digital power amplification which was made to carry out switching control of the power amplification stage, and to change an input signal into two single-sided PWM signals which have the relation of a two's complement, The 1st power-switching means by which switching control is carried out with one PWM signal of these two single-sided PWM signals, With the 2nd power-switching means by which switching control is carried out with the PWM signal of another side of these two single-sided PWM signals It is characterized by supplying an output signal to the load means connected between the output side of the power-switching means of these 1st, and the output side of said 2nd power-switching means.

[0014] By having constituted as mentioned above, the signal distortion component of the power signal of the audible frequency range outputted to this load means can fully be decreased with the digital power amplification of this invention according to claim 1..

[0015]

[Embodiment of the Invention] Hereafter, the gestalt of operation of this invention is explained with reference to a drawing. Drawing 1 applies this invention to the class D amplifier in which an example of this invention operation is shown and one example of digital power amplification is shown.

[0016] First, an example of this D class power amplifier is explained. Drawing 1 is the block diagram having shown the important section of D class power amplifier, and this D class power amplifier 1 is constituted by the loudspeaker section 7 which are the Pulse-Density-Modulation amplifier (pulse width modulation amplifier) 2, the 1st power switching circuit section 3, the 2nd power switching circuit section 4, the 1st power LPF section 5, the 2nd power LPF section 6, and a sound reproduction means. Moreover, 1A is a signal input terminal.

[0017] The digital signal (digital audio signal) S6 of an audible frequency range inputted into signal input terminal 1A It is inputted into the Pulse-Density-Modulation amplifier 1. This Pulse-Density-Modulation amplifier 1 is minded. So that it may become the 1st PWM (pulse width modulation) signal S7 modulated according to the signal level of this digital signal S6, and the relation between this signal S7 and a two's complement (2's complement) The

2nd PWM signal S8 modulated according to the signal level of this digital signal S6 is generated, this 1st PWM signal S7 is inputted into the 1st power switching circuit section 3, and this 2nd PWM signal S8 is inputted into the 2nd power switching circuit section 4.

[0018] 1st PWM power signal S9 generated through this 1st power switching circuit section 3 where this 1st power switching circuit section 3 is switched according to the 1st PWM signal S7 It is inputted into the 1st power LPF section 5 which has the frequency characteristics which remove the carrier signal component of this 1st PWM power signal S9. The 2nd PWM power signal S10 generated through this 2nd power switching circuit section 4 where this 2nd power switching circuit section 4 is switched according to the 2nd PWM signal S8 It is inputted into the 2nd power LPF section 6 which has the frequency characteristics which remove the carrier signal component of this 2nd PWM power signal S10.

[0019] And separation generation of the power signal S11 of the 1st audible frequency range is carried out from 1st PWM power signal S9 through this 1st power LPF section 5, separation generation of the power signal S12 of the 2nd audible frequency range is carried out from the 2nd PWM power signal S10 through this 2nd power LPF section 6, the loudspeaker section 7 drives in

differential with these power signals S11 and S12, and sound is reproduced.

[0020] Next, between the 1st power switching circuit section 3 and the 2nd output of power switching circuit section 4 each which were shown in drawing 1

A In the BTL (balanced transformer less) connection circuit which the load which included the loudspeaker section 7 in the 1st power LPF section 5 and the 2nd power LPF section 6 list which were connected to the serial was connected, and was constituted Each timing chart of 1st PWM power signal S9 given to this load and the 2nd PWM power signal S10 is shown and explained to drawing 1 B, and 1C and 1D. In addition, in drawing 1 B, and 1B and 1C, an arrow head shows the direction of change of each [these] signal wave form, Notation t shows each repeat period of each signal wave form, and this repeat period t is always fixed [Notation].

[0021] these signals S9 in case D class power amplifier 1 is in a muting (muting) condition when the zero state is maintained for the signal level of the digital signal S6 with which drawing 1 B was inputted into signal input terminal 1A namely, and S10 -- each signal wave form is shown, in this case, these signals S9 and the difference of S10 are always set to 0, and electrical-potential-difference S9-S10 given to this load turn into 0.

[0022] When drawing 1 C expresses the maximum amplitude level of this digital

signal S6 with **1, Since a timing chart in case the signal level of this digital signal S6 changes in the direction of +0.8 grade + as an example is shown, for example, single-sided PWM wave signal S9 expresses +0.8 and the single-sided PWM wave signal S10 expresses -0.8 The time amount width of face of the pulse signal of the difference of these one side PWM wave signal S9 in this case and the single-sided PWM wave signal S10 serves as a both-sides PWM modulated wave form of the direction of + where the pulse width of right-and-left both sides is symmetrical to the time amount core of this pulse signal so that clearly from drawing 1 C.

[0023] When drawing 1 D expresses the maximum amplitude level of this digital signal S6 with **1, Since a timing chart in case the signal level of this digital signal S6 changes in the direction of -0.6 grade - as an example is shown, for example, single-sided PWM wave signal S9 expresses -0.6 and the single-sided PWM wave signal S10 expresses +0.6 The time amount width of face of the pulse signal of the difference of these one side PWM wave signal S9 in this case and the single-sided PWM wave signal S10 serves as a both-sides PWM modulated wave form of the direction of - where the pulse width of right-and-left both sides is symmetrical to the time amount core of this pulse signal so that clearly from drawing 1 D.

[0024] That is, according to this example, even if the amplitude level of this digital signal S6 changes in which direction of the direction of +, or the direction of -, the wave of a signal (S9-S10) has the advantage that secondary distortion which is time-axis top bilateral symmetry, and originates in an PWM modulation since the direction of + and the direction of - make a wave symmetrical with the bottom of electrical-potential-difference shaft very best does not occur.

[0025] Moreover, in this example, the time amount width of face of the pulse signal of these signals S9 and the difference of S10 is determined only on the basis of each negative going edge of 1st PWM power signal S9. Therefore, when the switching element of the power switching circuit section 3 is especially constituted from a power-metal-oxide-semiconductor-field-effect-transistor component, there is an advantage to which that a difference is in the build up time by the side of the positive edge of a switching waveform (rise time) and the fall time by the side of a negative edge (fall time) can solve the technical problem that signal distortion is produced to this audible frequency range analog power signal S5 owing to on the switching characteristic of this power-metal-oxide-semiconductor-field-effect-transistor component. In addition, in this example, it explained as an example which applied this D class power amplifier 1 to the power amplifier of the signal of an audible frequency range.

However, this example can be applied to control of the power amplifier used for the various object, such as applying to the power amplifier for actuation control of a motor, without being limited to this.

[0026]

[Effect of the Invention] As explained above, according to the digital power amplification which was made to carry out switching control of the power amplification stage of this invention according to claim 1 An PWM means to change an input signal into two single-sided PWM signals which have the relation of a two's complement, The output side of the 1st power-switching means by which switching control is carried out with one PWM signal of these one side PWM signal, By having connected the load means between the output sides of the 2nd power-switching means by which switching control is carried out with the PWM signal of another side of these one side PWM signal, the signal distortion component of the power signal of the audible frequency range outputted to this load means can fully be decreased.

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] It is a diagram explaining actuation of the block diagram having shown an example of the class D amplifier in connection with the digital power amplification of this invention, and this class D amplifier.

[Drawing 2] It is a diagram explaining actuation of the block diagram having shown an example of the conventional class D amplifier, and this class D amplifier.

[Description of Notations]

2 [... The 1st power LPF section, 6 / ... The 2nd power LPF section, 7 / ... The loudspeaker section, S6 which are a sound reproduction means / ... A digital signal, S7 / ... The 1st PWM (pulsewidth modulation) signal, S8 / ... 2nd PWM signal] Pulse-Density-Modulation amplifier (pulse width modulation amplifier), 3 ... The 1st power switching circuit section, 4 ... The 2nd power switching circuit section, 5

(19)日本国特許庁 (J P)

(12) 公 開 特 許 公 報 (A)

(11)特許出願公開番号

特開2002-158544

(P2002-158544A)

(43)公開日 平成14年5月31日(2002.5.31)

(51)Int.Cl.⁷

H 0 3 F 1/32
3/217

識別記号

F I

H 0 3 F 1/32
3/217

テーマコード(参考)

5 J 0 9 0
5 J 0 9 1

審査請求 未請求 請求項の数 1 O L (全 5 頁)

(21)出願番号 特願2000-351374(P2000-351374)

(22)出願日 平成12年11月17日(2000.11.17)

(71)出願人 000002185

ソニー株式会社

東京都品川区北品川6丁目7番35号

(72)発明者 仲上 太郎

東京都品川区北品川6丁目7番35号 ソニ
ー株式会社内

(72)発明者 島 崇

東京都品川区北品川6丁目7番35号 ソニ
ー株式会社内

(74)代理人 100080883

弁理士 松隈 秀盛


最終頁に続く

(54)【発明の名称】 デジタルパワーアンプ

(57)【要約】

【課題】 デジタルパワーアンプの出力信号に生じる信号歪み成分を減少する。

【解決手段】 デジタル信号S6を2の補数の関係にある2つの片側PWM信号S7、S8に変換するPWM手段2と、これら片側PWM信号の一方のPWM信号によりスイッチング制御される第1の電力スイッチング手段3の出力側と、これら片側PWM信号の他方のPWM信号によりスイッチング制御される第2の電力スイッチング手段4の出力側の間に負荷手段5、6及び7を接続したことにより、この負荷手段に出力されるパワー信号の信号歪み成分を十分に減少させる。



【特許請求の範囲】

【請求項 1】 電力増幅段をスイッチング制御するようにしたデジタルパワーアンプであって、入力信号を 2 の補数の関係にある 2 つの片側 PWM 信号に変換する PWM 手段と、

前記 2 つの片側 PWM 信号の一方の PWM 信号によりスイッチング制御される第 1 の電力スイッチング手段と、前記 2 つの片側 PWM 信号の他方の PWM 信号によりスイッチング制御される第 2 の電力スイッチング手段とを備え前記第 1 の電力スイッチング手段の出力側と前記第 2 の電力スイッチング手段の出力側の間に接続された負荷手段に出力信号を供給するようにしたことを特徴とするデジタルパワーアンプ。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、電力増幅段をスイッチング制御するようにした場合に適用して好適な D 級増幅器で構成されたデジタルパワーアンプに関する。

【0002】

【従来の技術】従来、一般に D 級増幅 (class D amplification) と呼称される信号増幅器が、特に可聴周波数 (audio frequency) 帯域信号の信号増幅器の一形態として知られている。この D 級増幅器の典型的な一例としては、図 2 A に示した如く、パルス幅変調増幅器 (pulse width modulation amplifier) 2 で信号入力端 1 に入力された可聴周波数帯域のデジタル信号 S 1 の信号レベルの変化をパルス幅方向の変化で表した PWM (pulse width modulation) 信号 S 2 に変換し、この信号 S 2 及びこの信号 S 2 と負の関係にある波形の PWM 信号 S 3 がこのパルス幅変調増幅器 2 で生成される。

【0003】そして N チャンネルパワー MOS FET 素子 4 のソースと N チャンネルパワー MOS FET 素子 5 のドレインの間を接続し直列に接続されたこのパワー MOS FET 素子 4 のドレイン側を電源 Vcc に接続し、このパワー MOS FET 素子 5 のソース側を接地して電力スイッチング回路部 3 を構成し、このパワー MOS FET 素子 4 のゲートにこの PWM 信号 S 2 を供給してスイッチングし、このパワー MOS FET 素子 5 のゲートにこの PWM 信号 S 3 を供給してスイッチングして、パワー MOS FET 素子 4 のソースとパワー MOS FET 素子 5 のドレインの間のこの接続点から、この PWM 信号 S 2 及び PWM 信号 S 3 のパルス幅方向の変化に応じてスイッチングされて生成された PWM 波形の電力スイッチング信号 S 4 が電力スイッチング回路部 3 から出力される。

【0004】そして更にこの電力スイッチング信号 S 4 をチョークコイル 7 とコンデンサ 8 で構成されたローパス型周波数フィルタ部 6 を介して、この電力スイッチング信号 S 4 からデジタル信号 S 1 に対応した可聴周波数帯域アナログ電力信号 S 5 が復調され、この復調された

アナログ電力信号 S 5 がスピーカ 9 に供給され、この可聴周波数帯域アナログ電力信号 S 5 が再生される。

【0005】またこの電力スイッチング信号 S 4 のこの PWM 変調波形として代表的なものとして、図 2 B に示した片側 PWM 変調波形と図 2 C に示した両側 PWM 変調波形とがある。

【0006】図 2 B に 1B で示した波形は、このデジタルパワーアンプがミュート状態に操作された時の PWM 信号 S 4 の片側 PWM 波形を表し、2B で示した波形は、デジタル信号 S 1 の信号レベルが 0 からプラス方向に増加する方向に変化した時の PWM 信号 S 4 の片側 PWM 波形の変化を示し、そして 3B に示した波形は、この信号 S 1 の信号レベルが 0 からマイナス方向に減少する方向に変化した時の PWM 信号 S 4 の片側 PWM 波形の変化を示したものである。

【0007】図 2 C に 1C で示した波形は、このデジタルパワーアンプがミュート状態に操作された時の PWM 信号 S 4 の両側 PWM 波形を表し、2C で示した波形は、この信号 S 1 の信号レベルが 0 からプラス方向に増加する方向に変化した時の PWM 信号 S 4 の両側 PWM 波形の変化を示し、そして 3C で示した波形は、この信号 S 1 の信号レベルが 0 からマイナス方向に減少する方向に変化した時の PWM 信号 S 4 の両側 PWM 波形の変化を示したものである。

【0008】なお図 2 B 及び 2 C において、矢印→はこれらの変化の方向を示し、記号 t は PWM 信号 S 4 の波形の夫々の繰り返し周期を示し、この繰り返し周期 t は常に一定である。

【0009】

【発明が解決しようとする課題】しかしながら、この図 2 B に示された PWM 信号 S 4 の波形は、デジタル信号 S 1 の信号レベルの変化と共に非対称に変化するため、このような信号波形の変化と共に PWM 信号 S 4 の信号波形の時間重心位置 (立ち上っている区間の波形中心位置) が変化することが原因で、ローパス型周波数フィルタ部 6 においてこの電力スイッチング信号 S 4 から復調された可聴周波数帯域アナログ電力信号 S 5 に含まれる歪み成分が多いという課題があった。

【0010】またこの図 2 C に示された PWM 信号 S 4 の波形は、デジタル信号 S 1 の信号レベルの変化と共に両側に変化するので、この信号波形の時間重心位置が変化する問題が解決されている。しかしながら、図 2 B に示された波形と図 2 C に示された波形を比較すると明らかなように、図 2 C に示された波形の変化範囲が、図 2 B のそれに比較して半分になるため、パルス幅分解能が半分になるうえ、この歪み成分を理論的にも完全に押さえることができないという課題があった。

【0011】更にまたこの PWM 信号 S 4 を、図 2 B に示された片側 PWM 波形として生成した場合、或いは図 2 C に示された両側 PWM 波形として生成した場合の夫

々において、特に電力スイッチング回路部3のスイッチング素子をパワーMOSFET素子で構成した場合、このパワーMOSFET素子のスイッチング特性上、スイッチング波形のポジティブエッジ側の立ち上がり時間(rise time)とネガティブエッジ側の立下り時間(fall time)に差があることが原因で、この可聴周波数帯域アナログ電力信号S5に信号歪みを生じるという課題があった。

【0012】本発明は、かかる従来の課題に鑑みてなされたものであり、可聴周波数帯域のデジタル信号をお互いに2の補数(2's complement)の関係にある2つの片側PWM信号を使用して上記課題を解決することを目的としている。

【0013】

【課題を解決するための手段】上述したような課題等を解決し、上記目的を達成するために、本発明の請求項1記載のデジタルパワーアンプは、電力増幅段をスイッチング制御するようにしたデジタルパワーアンプであって、入力信号を2の補数の関係にある2つの片側PWM信号に変換するPWM手段と、この2つの片側PWM信号の一方のPWM信号によりスイッチング制御される第1の電力スイッチング手段と、この2つの片側PWM信号の他方のPWM信号によりスイッチング制御される第2の電力スイッチング手段とにより、これら第1の電力スイッチング手段の出力側と前記第2の電力スイッチング手段の出力側の間に接続された負荷手段に出力信号を供給するようにしたことを特徴としている。

【0014】上述のように構成したことにより、本発明の請求項1記載のデジタルパワーアンプでは、この負荷手段に出力される可聴周波数帯域のパワー信号の信号歪み成分を十分に減少することができる。

【0015】

【発明の実施の形態】以下、本発明の実施の形態を図面を参照して説明する。図1は本発明実施の一例を示すもので、デジタルパワーアンプの一具体例を示すD級増幅器に本発明を適用したものである。

【0016】まず、このD級電力増幅器の一例について説明する。図1はD級電力増幅器の要部を示したブロック図で、このD級電力増幅器1はパルス幅変調増幅器(pulse width modulation amplifier)2、第1の電力スイッチング回路部3、第2の電力スイッチング回路部4、第1の電力LPF部5、第2の電力LPF部6及び音響再生手段であるスピーカ部7により構成されている。また1Aは信号入力端子である。

【0017】信号入力端子1Aに入力された可聴周波数帯域のデジタル信号(digital audio signal)S6が、パルス幅変調増幅器1に入力され、このパルス幅変調増幅器1を介してこのデジタル信号S6の信号レベルに応じて変調された第1のPWM(pulse width modulation)信号S7及びこの信号S7と2の補数(2's comple-

ent)の関係になるようにこのデジタル信号S6の信号レベルに応じて変調された第2のPWM信号S8が生成され、この第1のPWM信号S7が第1の電力スイッチング回路部3に入力され、この第2のPWM信号S8が第2の電力スイッチング回路部4に入力される。

【0018】この第1の電力スイッチング回路部3が、第1のPWM信号S7に応じてスイッチングされた状態でこの第1の電力スイッチング回路部3を介して生成された第1のPWM電力信号S9が、この第1のPWM電力信号S9のキャリア信号成分を除去する周波数特性を有する第1の電力LPF部5に入力され、この第2の電力スイッチング回路部4が、第2のPWM信号S8に応じてスイッチングされた状態でこの第2の電力スイッチング回路部4を介して生成された第2のPWM電力信号S10が、この第2のPWM電力信号S10のキャリア信号成分を除去する周波数特性を有する第2の電力LPF部6に入力される。

【0019】そしてこの第1の電力LPF部5を介して第1のPWM電力信号S9から第1の可聴周波数帯域の電力信号S11が分離生成され、この第2の電力LPF部6を介して第2のPWM電力信号S10から第2の可聴周波数帯域の電力信号S12が分離生成され、これら電力信号S11とS12によりスピーカ部7が差動的に駆動されて音響が再生される。

【0020】次に図1Aに示した、第1の電力スイッチング回路部3、第2の電力スイッチング回路部4夫々の出力の間に、直列に接続された第1の電力LPF部5及び第2の電力LPF部6並びにスピーカ部7を含めた負荷が接続されて構成されたBTL(balanced transformer less)接続回路において、この負荷に与えられる第1のPWM電力信号S9及び第2のPWM電力信号S10の夫々のタイミングチャートを図1B、1C及び1Dに示して説明する。なお図1B、1B及び1Cにおいて、矢印はこれら各信号波形の変化の方向を示し、記号tは各信号波形の夫々の繰り返し周期を示し、この繰り返し周期tは常に一定である。

【0021】図1Bは信号入力端子1Aに入力されたデジタル信号S6の信号レベルがゼロの状態が維持されている場合、即ちD級電力増幅器1がミュート(muting)状態のときのこれら信号S9及びS10夫々の信号波形を示し、この場合にはこれら信号S9とS10の差は常に0になり、この負荷に与えられる電圧S9-S10も0になる。

【0022】図1Cはこのデジタル信号S6の最大振幅レベルを±1で表したとき、このデジタル信号S6の信号レベルが一例として+0.8等+方向に変化する場合のタイミングチャートを示し、例えば、片側PWM波形信号S9が+0.8を表わし、片側PWM波形信号S10が-0.8を表わすので、図1Cから明らかな如く、この場合のこれら片側PWM波形信号S9と片側PWM

10

20

30

40

50

波形信号 S10 の差のパルス信号の時間幅は、このパルス信号の時間中心に対して左右両側のパルス幅が対称な + 方向の両側 PWM 変調波形となる。

【0023】図 1D はこのデジタル信号 S6 の最大振幅レベルを ±1 で表したとき、このデジタル信号 S6 の信号レベルが一例として -0.6 等 - 方向に変化する場合のタイミングチャートを示し、例えば、片側 PWM 波形信号 S9 が -0.6 を表わし、片側 PWM 波形信号 S10 が +0.6 を表わすので、図 1D から明らかな如く、この場合のこれら片側 PWM 波形信号 S9 と片側 PWM 波形信号 S10 の差のパルス信号の時間幅は、このパルス信号の時間中心に対して左右両側のパルス幅が対称な - 方向の両側 PWM 変調波形となる。

【0024】すなわちこの例によれば、このデジタル信号 S6 の振幅レベルが + 方向或いは - 方向の何れかの方向に変化しても信号 (S9 - S10) の波形は時間軸上左右対称であり、かつ + 方向と - 方向で電圧軸上上下対称な波形になるため、PWM 変調に起因する 2 次歪みが発生しないという利点がある。

【0025】またこの例においては、これら信号 S9 と S10 の差のパルス信号の時間幅は、第 1 の PWM 電力信号 S9 の夫々の立下りエッジのみを基準にして決定される。したがって、特に電力スイッチング回路部 3 のスイッチング素子をパワー MOSFET 素子で構成した場合に、このパワー MOSFET 素子のスイッチング特性上、スイッチング波形のポジティブエッジ側の立ち上がり時間 (rise time) とネガティブエッジ側の立下り時間 (fall time) に差があることが原因で、この可聴周波数帯域アナログ電力信号 S5 に信号歪みを生じるという課題を解決することができる利点がある。なお本例においては、この D 級電力増幅器 1 を可聴周波数帯域の信

号の電力増幅器に適用した例として説明した。しかしながら本例はこれに限定されることなく、モータの駆動制御用電力増幅器に適用する等種々の目的で使用される電力増幅器の制御に適用し得る。

【0026】

【発明の効果】以上説明したように、本発明の請求項 1 記載の電力増幅段をスイッチング制御するようにしたデジタルパワーアンプによれば、入力信号を 2 の補数の関係にある 2 つの片側 PWM 信号に変換する PWM 手段と、これら片側 PWM 信号の一方の PWM 信号によりスイッチング制御される第 1 の電力スイッチング手段の出力側と、これら片側 PWM 信号の他方の PWM 信号によりスイッチング制御される第 2 の電力スイッチング手段の出力側の間に負荷手段を接続したことにより、この負荷手段に出力される可聴周波数帯域のパワー信号の信号歪み成分を十分に減少することができる。

【図面の簡単な説明】


【図 1】本発明のデジタルパワーアンプにかかわる D 級増幅器の一例を示したブロック図及びこの D 級増幅器の動作を説明する線図である。

【図 2】従来の D 級増幅器の一例を示したブロック図及びこの D 級増幅器の動作を説明する線図である。


【符号の説明】

2 ……パルス幅変調増幅器 (pulse width modulation amplifier)、3 ……第 1 の電力スイッチング回路部、4 ……第 2 の電力スイッチング回路部、5 ……第 1 の電力 LPF 部、6 ……第 2 の電力 LPF 部、7 ……音響再生手段であるスピーカ部、S6 ……デジタル信号、S7 ……第 1 の PWM (pulsewidth modulation) 信号、S8 ……第 2 の PWM 信号

【図1】



【図2】



フロントページの続き

(72)発明者 増田 稔彦
東京都品川区北品川6丁目7番35号 ソニ
ー株式会社内

F ターム(参考) 5J090 AA02 AA24 AA26 AA41 AA66
CA21 FA19 GN01 HA10 HA29
HA33 HA38 KA42 KA53 KA62
SA05 TA01 TA06
5J091 AA02 AA24 AA26 AA41 AA66
CA21 FA19 HA10 HA29 HA33
HA38 KA42 KA53 KA62 SA05
TA01 TA06 UW01 UW08 UW10